VLSI DESIGN LAB / 03
LOCAL CONSOLE · V1Tapeout,
without guesswork.
RTL 동결부터 foundry handoff까지. 상태가 아니라 증거로 다음 단계가 열리는 dependency-aware readiness board입니다.
WORKSPACE / PUBLIC-SAFELOCAL
실명, 고객명, NDA 수치, netlist 및 경로를 입력하지 마세요. 공개 가능한 alias와 요약만 사용합니다.
로컬 기록을 불러오는 중브라우저 밖으로 전송하지 않음
dependency + owner + evidence 확인
차단, dependency, proof 누락
G0
DEPENDENCY LEDGER
Gate readiness board
각 상태를 지정하고 공개 가능한 owner와 evidence note를 기록하세요. Review는 조건 충족 시 0.5, Pass는 1로 계산됩니다.
SOURCE OF TRUTH
RTL Freeze
기능·인터페이스·예외 조건을 동결하고 이후 sign-off의 기준점을 고정합니다.
- DEPENDS ON
- Start gate
- PROOF LENS
- release tag, lint/CDC summary, approved waiver reference
LOGIC INTEGRITY
Formal / LEC
합성 전후 등가성과 핵심 속성을 확인해 논리 변환이 의도를 보존했는지 증명합니다.
- DEPENDS ON
- RTL Freeze
- PROOF LENS
- equivalence summary, property coverage, unresolved cone note
TEST READINESS
DFT
scan·compression·MBIST 구조와 테스트 모드를 확인하고 제조 테스트 가능성을 닫습니다.
- DEPENDS ON
- Formal / LEC
- PROOF LENS
- scan coverage, rule check summary, test-mode constraint note
PHYSICAL IMPLEMENTATION
P&R
floorplan부터 route까지 혼잡도와 물리 제약을 추적하며 sign-off 가능한 DB를 만듭니다.
- DEPENDS ON
- DFT
- PROOF LENS
- route summary, congestion snapshot reference, final database tag
ELECTRICAL SIGN-OFF
STA / SI / EMIR
모든 필수 corner에서 timing, noise, power integrity 위험이 예산 안에 있는지 확인합니다.
- DEPENDS ON
- P&R
- PROOF LENS
- corner matrix, WNS/TNS summary, SI and EMIR exception log
FOUNDRY HANDOFF
DRC / LVS
최종 layout의 제조 규칙과 회로 일치성을 확인하고 release artifact를 봉인합니다.
- DEPENDS ON
- STA / SI / EMIR
- PROOF LENS
- DRC/LVS summary, approved waiver IDs, stream-out checksum