VLSI DESIGN LAB · INTERACTIVE 02
Floorplan Sprint 01
여섯 개의 매크로를 재배치해 와이어를 짧게, 혼잡은 낮게.
물리 설계의 트레이드오프를 손끝으로 탐색하세요.
720 × 480 CORE12U SNAPLOCAL ONLY
CPU TILE이 선택되었습니다. 드래그하거나 화살표 키로 이동하세요.
WHAT YOU ARE TUNING
좋은 배치는 하나의 숫자가 아닙니다.
- 01
Make it legal
붉은 overlap 표시가 사라지도록 모든 매크로를 core 안에 배치하세요.
- 02
Pull nets close
연결된 블록을 가깝게 모아 half-perimeter wirelength를 줄이세요.
- 03
Leave routing room
한 통로에 연결이 몰리지 않도록 붉은 congestion cell을 분산하세요.
본 실험은 교육용 synthetic netlist만 사용하며 실제 회사·제품의 proprietary design data를 포함하지 않습니다.